С уменьшением размеров электронных устройств и развитием технологий компонентов и проводки возникли новые проблемы для тестирования на этапе производства. Высокая степень интеграции микросхем, сокращение расстояния между проводниками и ограниченный доступ к узлам цепи делают традиционные методы тестирования недостаточными. Для решения этих задач необходим подход «проектирование для тестирования» (DFT), который помогает снизить затраты на тестирование и повысить эффективность производства. В этом руководстве рассматриваются принципы, стратегии и лучшие практики по улучшению тестопригодности печатных плат.
1. Что такое тестопригодность
Тестопригодность — это мера, показывающая, насколько легко можно проверить работоспособность изделия. Основные аспекты включают:
- Упрощение методов проверки соответствия изделия техническим требованиям.
- Повышение удобства разработки тестовых программ.
- Обеспечение полноты выявления неисправностей.
- Упрощение доступа к тестовым точкам.
Для достижения оптимальной тестопригодности необходима совместная работа механических и электрических проектировщиков на стадии разработки продукта.
2. Почему важна тестопригодность
В прошлом невыявленные на одном этапе тестирования дефекты передавались на последующие этапы. Сегодня основной акцент делается на выявление неисправностей как можно раньше. Причины включают:
- Снижение затрат на исправление ошибок на поздних этапах.
- Решение проблем, связанных со сложными компонентами, например, программируемыми устройствами (Flash, ISP).
- Поддержка технологий бессвинцовой пайки и продвинутых методов монтажа (SMT, CMT).
Инвестиции в проектирование, учитывающее тестопригодность, минимизируют риск появления неисправностей, сокращают затраты на тестирование и обеспечивают высокое качество продукта.
3. Роль документации в улучшении тестопригодности
Полная и точная документация имеет решающее значение для эффективного тестирования. Необходимые документы:
- Перечень материалов (BOM).
- Данные схемы (CAD).
- Технические спецификации компонентов.
- Данные для программирования программируемых компонентов в стандартных форматах (например, Intel Hex, Motorola S-record).
Подробная документация упрощает создание тестовых программ, определение векторов тестирования и диагностику неисправностей.
4. Механические аспекты улучшения тестопригодности
Механическое проектирование оказывает не меньшее влияние на тестопригодность, чем электрическое. Лучшие практики включают:
- Обеспечение точного расположения и размеров тестовых точек и отверстий для фиксации.
- Избегание недостаточного расстояния между тестовыми точками или их труднодоступности.
- Равномерное распределение тестовых точек на плате с расстоянием не менее 3 мм от краев компонентов.
- Совместимость конструкции с адаптерами для контактных площадок.
5. Электрические требования к тестопригодности
Для обеспечения тестопригодности электрические схемы должны:
- Иметь механизмы изоляции отдельных компонентов при тестировании (например, входные терминалы inhibit).
- Содержать выводы для включения или сброса для каждого компонента.
- Поддерживать состояние с высоким импедансом на узлах для предотвращения повреждений.
- Предоставлять доступ к неиспользуемым выводам для диагностики потенциальных неисправностей.
Эти меры предотвращают сложности в тестировании и обеспечивают полное выявление дефектов.
6. Рекомендации по улучшению тестопригодности в производстве
Практические советы:
Тестовые точки:
- Минимальный диаметр: 0,88 мм (35 mil).
- Расстояние: минимум 2,5 мм между точками.
- Равномерное распределение на плате, предпочтительно на задней стороне платы.
Отверстия для фиксации:
- Точность расположения: ±0,05 мм.
- Точность диаметра: ±0,076 мм.
Маркировка компонентов:
- Четкая и однородная маркировка моделей, версий и серийных номеров.
- Интеграция штрих-кодов для отслеживания.
7. Программируемые компоненты и память Flash
При тестировании программируемых компонентов (например, Flash, PLD, FPGA) следует учитывать:
- Высокоимпедансное состояние компонентов, подключенных к шинам адреса и данных, во время программирования.
- Использование стандартных форматов данных, таких как Serial Vector Format (SVF) или JEDEC.
- Возможности тестового генератора сигналов для программирования цепочек компонентов.
8. Boundary Scan (JTAG) для улучшения тестопригодности
Boundary scan — это мощный метод, улучшающий тестопригодность в условиях ограниченного доступа к физическим точкам. Его преимущества включают:
- Диагностику коротких замыканий и обрывов на уровне выводов.
- Автоматический запуск встроенного тестирования через команды RunBIST.
- Сокращение количества тестовых векторов.
Реализация Boundary Scan:
- Обеспечьте соответствие схемы стандарту IEEE-1149.1.
- Обеспечьте доступ к тестовым выводам: TDI, TDO, TCK, TMS, Test Reset.
- Разработайте файлы BSDL для используемых функций и команд Boundary Scan.
Этот метод особенно эффективен для сложных схем с ограниченным доступом к узлам, дополняя традиционные методы тестирования для полного обнаружения неисправностей.
Как производитель высокочастотных печатных плат, WWPCB изготавливает как жесткие, так и гибкие платы. Наши высокочастотные PCB обеспечивают более быструю передачу сигналов на частотах до 100 ГГц. Хотя для высокочастотных операций доступно множество материалов, WWPCB использует материалы для высокочастотных PCB, обладающие несколькими общими характеристиками, такими как низкая диэлектрическая проницаемость (Dk), низкий коэффициент потерь (Df) и низкий коэффициент теплового расширения (CTE). Мы также используем эти материалы для высокочастотных PCB в наших платах с технологией HDI. Отрасли, использующие наши высокочастотные PCB, включают радиочастотную микроволновую технику, телекоммуникации, высокоскоростную связь и другие.
